20/09/2007

En direct du salon IDF Automne 2007

En direct du salon IDF Automne 2007

0058944000589424

Processeur octo-coeurs pour la fin 2008 terminés

Nous sommes en plein salon de l’IDF 2007 (Intel Developer Forum) et comme chaque année la firme organise plusieurs grandes conférences ou fabricants et journalistes se rejoignent afin de découvrir les nouvelles technologies et nouveaux produits à venir. C’est grâce au site Clubic qui a fait le voyage à San Francisco pour nous faire partager en direct les différentes annonces. Je vais donc avec plaisir tout au long de ce salon vous résumer de ce qui concerne ce blog, c'est à dire les annonces sur les futurs processeurs Intel.

 

Le premier discours de Paul Otellini (président d’Intel) lors de l’ouverture de cet IDF 2007 fut ponctué par une annonce des plus importante « la conception du Nehalem processeur octo-cœurs (8 cœurs) est terminée (voir la photo ci-dessus) ». Derrière ce nom de code se cache le successeur des processeurs Core 2 Duo et donc le Penryn dont la sortie est prévue officiellement pour le 12 novembre. Ce Nehalem profite d’une nouvelle architecture que Paul Otellini décrit comme dynamique et bénéficiant d’une conception modulaire. Il précise : « la configuration des cœurs, la taille du cache ou l’enveloppe thermique peut être ajustée pour s’adapter aux besoins de divers segments et que le Nahelem sera pourvu de huit cœurs sur un seul die (puce de silicium) et que chacun de ces cœurs pourra traiter deux threads (deux processus en même temps ou en 1 cycle d’horloge), soit la possibilité de traiter en parallèle un total de 16 threads ».

 

Comme le Penryn il sera gravé en 45 nanomètres et le Nehalem devrait intégrer la bagatelle de 731 millions de transistors. Pour la première fois de l’histoire des processeurs Intel, tout comme ceux d’AMD, Intel le confirme, il embarquera un contrôleur mémoire afin de réduire au maximum les temps de latences. Ce CPU adoptera également un nouveau système d’interconnexion qui remplacera le FSB (Frequency System Bus communication ou transite les données entre le processeur et le chipset) baptisé QuickPath Interconnect, afin d’offrir une plus grande bande passante tout  en permettant d’interconnecter plusieurs processeurs entre eux, une technologie similaire au FSB de l’HyperTransport d’AMD.

 

D’après les affirmations de Paul Otellini, le Nehalem pourrait voir le jour dans la seconde moitié de 2007. Pour confirmer que la firme est déjà bien prête concernant l’avenir, lors du salon de l’IDF, son  CEO (Chief Executive Officer) exhibait sur scène un wafer photo ci-dessus (gallette ou disque de silicium ou son gravé les puces) ainsi qu’une machine fonctionnelle sous Windows XP. Des versions double et quadri-cœurs du Nehalem sont également au menu de la Roadmap (feuille de route).

 

Source infos Clubic : http://www.clubic.com/

 

0058938600589392
 

Le 45 nm n'est pas encore sortie, Intel exhibe déjà le 32 nm

Alors que les tous premiers processeurs d’Intel les Core 2 Duo Penryn gravés en 45 nanomètres sont attendus pour le 12 novembre 2007, Intel vient d’annoncer par le voie de Paul Otellini dont il sera beaucoup question tout au long de mes articles, l’intention de proposer des processeurs gravés en 32 nanomètres et ce dès 2009. Et comme à son habitude pour bien montrer son avance technologique, Intel vient d’exhiber (photos ci-dessus) lors du forum le tout premier wafer de 300 mm (diamètre de la galette de silicium) comportant de la SRAM (Static Random Access Memory). Un type de mémoire ultra rapide gravée en 32 nm avec tenez vous bien, 1,9 milliard de transistors. Ce procédé de fabrication en 32 nm utilise une seconde technologie de gravure nommée Hihg-K et Metal Gate d’Intel, des technologies qui visent à réduire les fuites de courant au sein des transistors.

 

Source infos Clubic : http://www.clubic.com/

00589444

 

Pas d'instructions SSE5 pour Intel

Selon la déclaration du vice président du groupe Intel Pat Gelsinger (photo ci-dessus), il a pu exposer lors d’une réunion en présence de plusieurs journalistes, que son groupe n’avait aucun projet en ce qui concerne l’utilisation d’un nouveau jeu d’instructions SSE5 dont AMD à annoncé l’intégration dans ses prochains processeurs récemment. D’après ses déclarations «AMD a choisit de suivre sa propre voie en ce qui concerne le développement de nouvelles instructions parfois plus ou moins redondantes avec le SSE4 ».

 

De toute façon il faut savoir que le nouveau jeu SSE5a d’AMD composé de 46 nouvelles instructions n’optimisent en aucun les applications multimédia, mais sont destinées à contribuer à l’augmentation de l’efficacité de chacun des cœur d’un processeur en réduisant le nombre d’instructions à exécuter pour accomplir une tâche spécifique. Ces instructions SSE5a n’englobent donc en aucun cas le SSE4 d'Intel dont les processeurs AMD ne profite toujours pas. En effet les instructions SSE4a du Barcelona non rien à voir avec les instructions SSE4 d’Intel.

 

Pour information Intel rappelle que ses instructions SSE4 sont documentées et ouvertes et ne font l’objet d’aucune interdiction de licence d'utilisation et qu’il n’a jamais empêché AMD de les exploiter. Conclusion d’Intel, elle n’envisage pas d’étendre son jeu d’instructions vers le SSE5 pour le moment.

 

Source infos : http://www.clubic.com/

 

10:08 Écrit par CPU History-fr dans Informatique | Lien permanent | Commentaires (0) |  Facebook |

Les commentaires sont fermés.