03/05/2007

Processeur Opteron AMD K10 Quad Core

Processeur Opteron AMD K10 Quad Core

fcd2725ca4e59843888eca6d0b02

La réponse d’AMD face à l’architecture Core d’Intel, le K10. C’est dix mois après l’introduction de l’architecture Core par la firme Intel que AMD réplique avec une nouvelle déclinaison de son architecture K8 au nom de code très espagnol : le Barcelona. What is the question ? Dans la réalité, le Barcelona apporte t’il suffisamment de nouveautés par rapport à la génération précédente. Avant de vous parler plus en détail du K10 et de vous expliquer de quoi il en retourne, je dirais d’emblé et sans hésiter qu’il s’agit plus d’un lifting et qu’il ne faut pas s’attendre à des innovations spectaculaire. En quelques lignes voici les spécifications du Barcelona qui comme on va pouvoir le constater se base bien sur l’ancienne architecture du K8.

 

-Design Quad Core natif

-125 ko de cache L1 et 512 ko de cache L2 par Core, cache L3 unifié de 2mo.

-IPC par Core optimisé (avec entre autres, l’adoption d’unités SSE 128 bits)

-Instructions SSE4A

-Contrôleur mémoire DDR2 intégré redessiné pour offrir une bande passante accrue par rapport au K8.

-Nouveau mécanisme de gestion de l’énergie DICE (Dynamic Independant Core Engagement)

-Support amélioré de la virtualisation.

-Trois liens HyperTransport 1.0 (version serveur) ou un lien HyperTransport 3.0 (version desktop)

-463 millions de transistors

-Introduit en technologie 65 nm SCI (Silicon On Insulator)

 

L’architecture K10 est décrite par AMD comme étant (Quad Core Native) c’est adire quatre cœurs sous la même enveloppe ce que n’a pas la primeur dans ce domaine le Core 2 Duo Quad (2 puces double Core). De plus le quad core K10 est qualifiable de natif essentiellement parce que certains mécanismes considèrent les quatre cœurs dans leur ensemble, plutôt que deux par deux comme c’est le cas du Core 2 Quad. Concernant les dispositifs qui fonctionnent de concert avec les quatre Core, on peut citer la présence d’un cache de niveau 3 partagé entre les quatre cœurs ainsi qu’un mécanismes de gestion de l’énergie globale consommée par le processeur agissant sur l’ensemble des quatre cœurs.

 

Je vous rassure le K10 est heureusement beaucoup plus que le regroupement de quatre Core K8 au sein d’une même puce. Cette multiplication des cores est, à n’en douter, un facteur d’accélération, mais présente aussi des limites. Il apparaît ainsi que le seul fait d’augmenter le nombre de cores (et de façon générale, le nombre de threads que le système est capable de traiter simultanément) tend vers une dégradation de la courbe des performances. Pour maintenir et augmenter cette performance en multipliant le nombre de cœurs, AMD a apporté sur chacun des cores les améliorations suivantes :

barcelonak8l_closeup

Même si le K10 a un IPC (instruction par cycle) booster de trois ALU (Unités Arithmétique et Logiques dédiées aux calculs entiers), il ne possède pas plus d’unités de calcul que le K8. En revanche il étend la capacité de traitement des deux unités SSE à 128 bits (64 bits sur le K8) par cycle ce qui propulse son IPC en SSE flottant au même niveau que le Core 2 Duo. Il faut garder à l’esprit que le doublement de cette capacité de traitement des unités du K10 n’a de sens que ci celles-ci sont alimentées en instructions et en données. AMD a donc logiquement doublé le débit d’instructions en entrée (de 16 à 32 octets d’instructions par cycle), ainsi que la bande passante du cache de niveau un de données (de 2 x 64 bits à 2 x 128 bits par cycle) afin de faire face au besoin accru de bande passante des unités de calcul.

 

A retenir chacun des quatre Cores du K10 est une version boostée de k8. Au menu des améliorations du K10 figure la prédiction de branchement. Pour mémoire et techniquement parlant, ce mécanisme composé de branches consiste en un saut vers une nouvelle adresse dans un flux d’instructions. Ce saut a pour effet de briser le fonctionnement du pipeline, qui ne peut en théorie plus accueillir de nouvelles instructions avant de connaître l’adresse de destination. Pour clarifier, les mécanismes de prédictions ont pour but d’essayer de deviner si une branche va être prise ou non. Un processeur intègre plusieurs prédicateurs qui diffèrent suivant leur méthode de travail, les plus efficaces se basant sur un historique des branches prises stockées dans un buffer (mémoire tampon dédiée) dédié.

 

A noter que ces mécanismes sont efficaces comme vous l’avez sûrement compris, pour prédire les branches dites directes, c'est-à-dire pour lesquelles l’adresse de destination du saut est explicitement mentionnée dans le code. En revanche le revers de la médaille, ces prédications seront très peut efficaces sur les branches dites indirectes dont l’adresse de destination varie dynamiquement au cours de l’exécution. Ce type de branche est en plus très courant dans les langages orientés objet qui  font grand usage des pointeurs de fonctions.

 

Toutes ces explications pour vous dire que sur le K10 la prédiction de branchement par rapport au K8 fait l’objet de l’ajout d’un prédicateur amélioré spécialement dédié dans les branches indirectes. Ce nouveau prédicateur se distingue des prédicateurs classiques par sa capacité à pouvoir stocker plusieurs adresses de destination (que l’on nomme dites préférées) pour chaque branche. De cette façon le K10 améliore l’efficacité de la prédiction.

 

Autres améliorations, les mémoires caches du K10. L’architecture K10 introduit une hiérarchisation de la mémoire cache pour le moins inédite. Sur l’architecture Core cette hiérarchie repose sur le partage d’un cache de grande capacité entre deux cores, alors que sur le K10 AMD a choisi de garder un cache L2 de taille modeste dédié à chaque Core, et d’introduire un troisième cache L3 de grande capacité partagé entre les quatre scores.

 

Chaque Core du K10 intègre ainsi 128 Ko de cache L1 (64 Ko pour les données et 64 Ko pour les instructions) associés à un cache L2 de 512 Ko unifié (attention à ne pas confondre cache partagé et cache unifié). En entend par unifier, que le cache peut stocker indépendamment du code et des données. Et pour clore le tout sur ce chapitre des caches et je rentrerai pas dans des détails savant inutiles, AMD a introduit un nouveau cache, le L3 cette fois partagé de 2 Mo partagé entre les quatre Cores.

 

La dissipation thermique a été également grandement améliorée, domaine ou AMD avait quelque peu pris du retard grâce à l’introduction de la gravure du K10 en 65 nanomètres. Une prise en charge très pointue de la gestion d’énergie a également fait son apparition. Ce nouveau mécanisme ce nomme DICE  pour Dynamic Independent Core Engagement, ce qui nous donne en français pour les inconditionnels de l’anglais : gestion dynamique et indépendante des Cores. Explication : En clair le processeur est capable de moduler dynamiquement la fréquence de chacun des quatre cœurs dans le but principal d’optimiser la dissipation globale du processeur. C’est une première, car aucun processeur dual core ne permet la fréquence de chaque core et ceci de façon indépendante.

 

La raison n’est pas technique, mais pratique, pour arriver à cette prouesses, les compteurs de cycles processeurs de chaque core ne son plus synchronisés, (on parle alors de TSC-drift) et pour éviter que ce mécanisme face perdre les pédales au système, AMD a contourné le problème en stabilisant ces compteurs à une fréquence fixe.

Enfin dernière amélioration, le contrôleur mémoire. AMD en a profité pour ajouter au K10 de nouveaux diviseurs mémoire assurant le support de la DDR2-800. Le K10 intègre un unique contrôleur mémoire partagé entre les quatre cores avec l’apport d’une série de nouvelles améliorations qui sont :

 

1)      Augmentation de la taille des buffers

2)      Optimisation de la gestion des pages

3)      Etage d’alimentation séparé

4)      Intégration de la prise en charge de la DDR3

 

Pour clore cet article conséquent, même si les test du K10 non pas encore été encore grandement publiés permettant de le comparer au Core 2 Duo Quad, on peu avancer que le K10 risque tout de même donner du fil a retorde à Intel.

Complément d’information sur l’AMD Opteron Quad Core K10

Toute la gamme K10 prévue (attention les caractéristiques des déclinaisons du Core K10 énoncées ci-dessous ne sont pas figées et sont largement susceptibles de changer).

 

-Première série destinée aux serveurs, l’Opteron Barcelona est le premier annoncé dans la roadmap pour le Printemps 2007. Opteron Quad Core 512 Ko de cache L2 par core, cache L3 partagé 2 Mo. Gravure 65 nm SOI. Fréquences prévues entre 2,1 et 2,3 Ghz pour un TDP max de 95 Watts. Socket F (LGA 1207). Trois liens HyperTransport 1.0. Support DDR2-667 Registred.

 

-Seconde série destinée aux ordinateurs de bureau, annoncé pour le troisième trimestre 2007. L’agenda sera la version Desktop du K10. Opteron Quad Core 512 Ko de cache L2 par core, cache L3 partagé de 2 Mo. Gravure 65 nm SOI. Socket AM2+ (PGA 940). Fréquences prévues entre 2 et 2,6 Ghz pour un TDP de 125 Watts. Un lien HyperTransport 3.0. Support DDR2-1066.

 

-Troisième série destinée aus PC de bureau, une version FX de l’Agena est prévue dont les fréquences seront comprises entre 2,7 et 2,9 Ghz.

 

-Le K10 sera également décliné en version Dual Core, sous le nom de code Kuma, prévue vers le quatrième trimestre 2007. Kuma Dual Core 512 Ko L2 par core, cache L3 partagé de 2 Mo. Gravure 65 nm SOI. Socket AM2+ (PGA 940). Fréquences prévues entre 2 et 2,9 Ghz pour un TDP compris entre 65 et 89 Watts.

Complément d’information sur le K10 Phenon par le site Clubic

Ce n'est un secret pour personne, AMD peaufinne actuellement sa prochaine génération de processeur connue sous le nom de code K10 et sous le nom officiel de « Phenom ». Aujourd'hui, notre confrère Dailytech a publié quelques détails concernant les différents modèles qui seront proposés via cette nouvelle génération de processeurs.

 

Au niveau du très haut de gamme on devrait ainsi retrouver des Phenom FX cadencés entre 2,4 et 2,6 GHz (bus HyperTransport 3,6 GHz), ainsi que des modèles cadencés entre 2,2 - 2,4 GHz (bus HyperTransport 3,2 GHz). Ces déclinaisons seront liées au Socket 1207+ et au Socket 1207 utilisés par les plateformes Quad FX (bi-processeurs). Pour les plateformes mono processeur, un modèle cadencé à 2,4 - 2,6 GHz est également attendu. L'ensemble de ces processeurs disposeront de 4 x 512 Ko de mémoire cache L2 et d'un cache L3 de 2 Mo. Le dégagement thermique n'est toutefois pas précisé.

Pour le haut de gamme, AMD travaille sur les Phenom X4 liés au Socket AM2+. Deux versions sont prévues pour le moment : 2,4 (bus 3,6 GHz) et 2,2 GHz (bus 3,2 GHz) avec 4 x 512 Ko de mémoire cache L2 et 2 Mo de cache L3. Le dégagement thermique devrait s'élever à 89 Watts pour ces modèles. Si tout va bien, les Phenom FX et Phenom X4 seront disponibles pendant le troisième trimestre 2007.

A travers le core « Kuma », AMD devrait aussi proposer des processeurs bi-coeur Phenom X2 (alors que les Phenom FX et X4 sont quad-core) associés aux Socket AM2+ et AM2. Trois modèles X2 sont planifiés et cadencés à 2,8 GHz (bus 4,2 GHz), 2,6 GHz (bus 3,8 GHz) et 2,4 GHz (bus 3,6 GHz).

Ces processeurs bi-coeur disposeront d'un cache L2 de 2 x 512 Ko et d'un cache L3 de 2 Mo. Le X2 2,8 GHz sera associé à un TDP de 89 Watts tandis qu'on parle de 65 Watts pour les modèles inférieurs. Les Phenom X2 sont prévus pour le 4ème trimestre 2007.

Des Phenom X2 faible consommation sont aussi attendus aux fréquences de 2,3 GHz (bus 3,4 GHz), 2,1 GHz (bus 3 GHz) et 1,9 GHz (bus 2,8 GHz). Ces déclinaisons profiteront d'un TDP réduit à 45 Watts. AMD prévoit aussi de garder la marque Athlon 64 X2 pour proposer un nouveau processeur basé sur le core Rana cadencé à 2,2 GHz qui sera dépourvu de cache L3 mais qui proposera malgré tout un cache L2 de 2 x 512 Ko.

Enfin, pour l'entrée de gamme on retiendra l'arrivée du core Spica destiné à la famille Sempron. Les Spica seront cadencés à 2,4 GHz et 2,2 GHz et offriront un cache de 512 Ko. Mono-coeur, ces processeurs utiliseront un bus de 3,6 et 3,2 GHz, ainsi qu'un TDP de 45 Watts.

Les Phenom X2, Rana Athlon 64 X2 et Spica Sempron seront proposés à partir du premier trimestre 2008.

 

Tableau récapitulatif des K10 Phenon à venir

 00496376

 

Au niveau du très haut de gamme on devrait ainsi retrouver des Phenom FX cadencés entre 2,4 et 2,6 GHz (bus HyperTransport 3,6 GHz), ainsi que des modèles cadencés entre 2,2 - 2,4 GHz (bus HyperTransport 3,2 GHz). Ces déclinaisons seront liées au Socket 1207+ et au Socket 1207 utilisés par les plateformes Quad FX (bi-processeurs). Pour les plateformes mono processeur, un modèle cadencé à 2,4 - 2,6 GHz est également attendu. L'ensemble de ces processeurs disposeront de 4 x 512 Ko de mémoire cache L2 et d'un cache L3 de 2 Mo. Le dégagement thermique n'est toutefois pas précisé.

Pour le haut de gamme, AMD travaille sur les Phenom X4 liés au Socket AM2+. Deux versions sont prévues pour le moment : 2,4 (bus 3,6 GHz) et 2,2 GHz (bus 3,2 GHz) avec 4 x 512 Ko de mémoire cache L2 et 2 Mo de cache L3. Le dégagement thermique devrait s'élever à 89 Watts pour ces modèles. Si tout va bien, les Phenom FX et Phenom X4 seront disponibles pendant le troisième trimestre 2007.

A travers le core « Kuma », AMD devrait aussi proposer des processeurs bi-coeur Phenom X2 (alors que les Phenom FX et X4 sont quad-core) associés aux Socket AM2+ et AM2. Trois modèles X2 sont planifiés et cadencés à 2,8 GHz (bus 4,2 GHz), 2,6 GHz (bus 3,8 GHz) et 2,4 GHz (bus 3,6 GHz).

Ces processeurs bi-coeur disposeront d'un cache L2 de 2 x 512 Ko et d'un cache L3 de 2 Mo. Le X2 2,8 GHz sera associé à un TDP de 89 Watts tandis qu'on parle de 65 Watts pour les modèles inférieurs. Les Phenom X2 sont prévus pour le 4ème trimestre 2007.

Des Phenom X2 faible consommation sont aussi attendus aux fréquences de 2,3 GHz (bus 3,4 GHz), 2,1 GHz (bus 3 GHz) et 1,9 GHz (bus 2,8 GHz). Ces déclinaisons profiteront d'un TDP réduit à 45 Watts. AMD prévoit aussi de garder la marque Athlon 64 X2 pour proposer un nouveau processeur basé sur le core Rana cadencé à 2,2 GHz qui sera dépourvu de cache L3 mais qui proposera malgré tout un cache L2 de 2 x 512 Ko.

Enfin, pour l'entrée de gamme on retiendra l'arrivée du core Spica destiné à la famille Sempron. Les Spica seront cadencés à 2,4 GHz et 2,2 GHz et offriront un cache de 512 Ko. Mono-coeur, ces processeurs utiliseront un bus de 3,6 et 3,2 GHz, ainsi qu'un TDP de 45 Watts.

Les Phenom X2, Rana Athlon 64 X2 et Spica Sempron seront proposés à partir du premier trimestre 2008.

 

Source infos site Clubic : http://www.clubic.com/

 

Complément d'infos par Clubic sur le Phenom

 

AMD a confirmé le 14 mai l'arrivée de sa nouvelle génération de processeurs connue à présent sous le nom officiel de Phenom et basée sur la nouvelle architecture K10.

Une fois officialisés, ces nouveaux processeurs devraient être disponibles pendant le deuxième semestre 2007. L'architecture K10 sera bien entendu déclinée en plusieurs versions : Phenom pour le grand public, Opteron Barcelona pour les professionnels ...

Ces nouveaux processeurs seront des quadcore (composés de quatre coeurs donc) natifs, à la différence des Core 2 Quad d'Intel qui sont modèles basés sur deux dualcore placés dans la même enveloppe. AMD devrait décliner le Phenom avec des versions Phenom FX (très haut de gamme,) Phenom X4 (haut de gamme) et Phenom X2 (milieu de gamme avec seulement deux core utilisables). AMD n'a pas encore communiqué officiellement sur les différents modèles qui seront proposés, quelques informations ont toutefois commencé à filtrer.


AMD mise gros avec ces nouveaux modèles et espère contrer le succès des Xeon et Core 2 Duo / Quad basés sur la dernière architecture Core d'Intel. Dernièrement, AMD a annoncé des pertes financières importantes pour son dernier trimestre, pertes qui ont conduit à des licenciements

10:56 Écrit par CPU History-fr dans Informatique | Lien permanent | Commentaires (0) |  Facebook |

Les commentaires sont fermés.