05/12/2005

Chapitre XIV fabrication: Réparation de la mémoire cache


Chapitre XIV fabrication : Réparation de la mémoire cache

Ce chapitre est un peu la suite du chapitre XIII : test du wafer, qui explique le procédé de réparation des erreurs de la mémoire cache des die marquées défectueux par un point d'encre lors du test. Cette technique de réparation se nomme en anglais (Redundancy Repair) en français (réparation de redondance) et ne peut s’appliquer que exclusivement aux chips mémoire. Je m’explique, les die de mémoire sont constitués comme pour la plupart des modules (DDR, SDRAM etc.…) de matrices souvent dénommées grilles qui sont elles même composées de colonnes et de rangées. Pour palier aux erreurs de fabrications de la mémoire cache on prévoit l’ajout aux matrices des puces du wafer des colonnes et rangées supplémentaires. Si lors du test une erreur de mémoire cache est détectée, on remplace les éléments défectueux de la matrice concernée par ces lignes et rangées de secours. Le site x86-Secret a trouvé l’exemple qui illustre très bien cette technique en expliquent que l’on peu  comparer  « cette technique à une simple roue de secours d’automobile »

 

 

On procède de cette façon : Une fois que l’erreur a été localisée, un outil de grande précision est employé pour couper la liaison sur l’élément défectueux et va reconstituer cette liaison vers l’élément de secours (la roue de secours). Il faut garder à l’esprit que ces éléments de secours ajoutés à la mémoire cache lors du processus de fabrication du wafer font augmenter le coût global de celui-ci. Mais d’un autre coté il peut faire réaliser une économie non négligeable grâce à la réparation des éléments défectueux, car sans ces roues de secours le die serait inutilisable. A savoir que plus le processus de gravure des die du wafer est fin et plus on mettra de die (puces) sur un wafer et plus le coût de fabrication sera réduit, et sa se répercutera également sur le prix de commercialisation.

 

Afin de comprendre très simplement comment fonctionne un chip mémoire, CLIQUEZ ! sur ce lien le principe est très bien expliqué et le tout en français :

http://www.commentcamarche.net/pc/ram.php3

 

Le prochain chapitre XV sera assez volumineux puisqu’il traitera du découpage du wafers, de l’assemblage et packaging du die.


14:01 Écrit par CPU History-fr | Lien permanent | Commentaires (0) |  Facebook |

Les commentaires sont fermés.