30/11/2005

Preview par Intel du CPU Dual Core Yonah

Preview par Intel du CPU Dual Core Yonah
 

C’est au mois de janvier 2006 que la firme Intel lancera sur le marché sa nouvelle gamme de processeur dual Core au nom de code Yonah destiné aux plateformes mobiles et desktop (ordinateur de bureau). Pour mémoire j’avais déjà posté un article concernant cette puce, mais cette fois Intel™ a annoncé officiellement la preview de son CPU. On se retrouve donc face à deux puces gravées avec la nouvelle technologie 65 nanomètres (0,065 microns) qui bénéficient d’un cache intégré L2 de 2mo partagé par les deux Cores. Comme je l’avais déjà notifié ce processeur va se doter d’améliorations au niveau du décodage des instructions SSE, d’optimisations du jeu d’instructions SS3 et d’un tout nouveau moteur Micro Ops Fusion(1) qui aura pour fonction de fusionner les calcul SSE et SSE2. Cela va permettre d’améliorer les performances et faire baisser la consommation électrique du processeur.

 

 

D’après des sources, Intel annonce qu’elle aurait également optimisé les calculs en virgule flottante (FPU) afin d’obtenir de meilleures performances dans les jeux. Il faut encore rester très prudent concernant l’impacte sur toutes ces améliorations qui pour l’instant n’ont pas été vérifiées physiquement. Il est préférable d'attendre le mois de  janvier 2006 une fois que le Yonah aura passer par toute une batterie de tests pour tirer des conclusions concernant ces changements, leurs efficacités réels, ou si c’est tout simplement un coup de marketing de la firme pour contrer AMD.

 

Micro Ops Fusion(1) = ou Microcodes. Ops = (Opérations Par Seconde). Intel veut dire par la qu’elle a amélioré la vitesse  d’exécution des ses micro-instructions en fusionnant les microcodes à la fois de SSE et SSE2. Le microcode est au centre des architectures micro- programmées. Sur celles-ci, le code machine les (macro)-instructions sont interprétées par le microcode qui contrôle à son tour les éléments internes au processeur, comme par exemple l'unité arithmétique et logique (ALU), etc. Il faut donc exécuter un grand nombre de micro-instructions pour une (macro)-instruction.

 

Source infos AnandTech : http://www.anandtech.com/


17:44 Écrit par CPU History-fr | Lien permanent | Commentaires (1) |  Facebook |

Commentaires

Je comprends rien mais... Bonjour quand même.
Amitiés.

Écrit par : rhadamanthe | 30/11/2005

Les commentaires sont fermés.