23/11/2005

Chapitre XI fabrication: les interconnections


Chapitre XI fabrication : les interconnections

 

Une fois les transistors isolés et fabriqués, il reste encore une étape cruciale, les relier entre eux, c’est l’étape que l’on nomme interconnexion. Cette phase est loin d’être une mince affaire et avant de procéder à ce travail en va commencer par répéter trois anciennes étapes :

 

 

 

1)    Création d’une couche d’oxyde de silicium sur la surface du wafer chauffé.

http://histoire-du-micro-processeur.skynetblogs.be/?date=...

2)    Application de nouveaux masques par procédé photolithographique.

http://histoire-du-micro-processeur.skynetblogs.be/?date=...

3)    Excavation par jet de plasma pour appliquer l’image du vernis sur l’oxyde.

http://histoire-du-micro-processeur.skynetblogs.be/?date=...

 

 

Il existe deux étapes d’interconnections

 

1)     Les interconnections au sein de la même couche.

2)     Les interconnections entre couches

 

La première étape l’interconnections au sein de la même couche permet de créer les bornes des transistors qui seront reliés aux autres transistors de la même couche. Oui je sais c’est pas simple à comprendre. Cette couche est donc réalisée à l’aide de différents masques qui vont laisser des zones creuses que l’on nomme VIAS et qui recevront l’élément conducteur, l’aluminium ou le cuivre. Une fois cet aluminium déposé il sera vernit et on appliquera un second masque afin de supprimer les zones ou l’aluminium n’est pas requis et une couche d’oxyde sera ensuite déposée pour isoler cette couche de composant des couches suivantes. Il est à noter que chaque couche doit être créée sur une surface extrêmement plane. On procède à cet effet pour chaque couche à un polissage mécanique et chimique nommé en anglais (Chemical Mechanical Planarization) en français (polissage mécanique et chimique). C’est seulement après ce polissage que la surface parfaitement plane peut accueillir une autre couche de connexion en aluminium.         

 

La seconde étape l’interconnection entre couche, est appliquée après avoir répété une fois de plus les phases 1, 2 et 3. Une nouvelle étape va consiter cette fois à ôter le vernis avant le dépôt de cuivre ou d’aluminium pour les procédés de fabrication moins avancés. Ensuite les trous créés par l’étape de l’excavation effectuée précédemment, seront remplis de tungstène ou de titane de tungstène. Ces connexions sont appelées PLUG et vont offrir le moyen du raccordement électriquement entre deux couches d’aluminium. Une fois la seconde couche d’aluminium déposée on appliquera un vernie, on procédera à une nouvelle excavation et on répétera autant de fois cette opération suivant le nombre de couche d’interconnections nécessaire au wafer.

 

Cela va peut être vous paraître un peu étrange mais sur un wafer il ne peut y avoir qu’une seule couche de composants. Je m’explique, il y a qu’une seule couche de composants, parce que sur un silicium il n’existe qu’une épi-couche de silicium.

 

Le chapitre XII traitera de l’ INSPECTION DU WAFER.

 

Source info X86-Secret : http://www.x86-secret.com/


14:21 Écrit par CPU History-fr | Lien permanent | Commentaires (0) |  Facebook |

Les commentaires sont fermés.